

RISC PROCESORI (slajd 51 i dalje)

RISC (Reduced Instruction Set Computer):

- manji broj instrukcija, manji broj načina adresiranja, utvrđena veličina instrukcije
 - operandi su samo u registrima radi brzog pristupa
 - instrukcije su razložene u cjevovodne (pipeline) stupnjeve
- ⇒ jednostavniji dizajn, niže vrijeme ciklusa.


SRISC – Simple RISC

- Programski model



AIOR, S. Ribarić

Trosabirnički SRISC



AIOR, S. Ribarić

Skupovi instrukcija

Skup instrukcija opisuje apstraktnu inačicu procesora (ISA: Instruction Set Architecture).

Skup instrukcija može odgovarati različitim implementacijama (x86 ISA, Intel).

Skup instrukcija mora moći:

- pristupiti memoriji
- izvršavati aritmetičke i logičke operacije
- upravljati programskim tijekom (grananje)

Minimalni ISA:

- ALU: zbrajanje i minimalni broj logičkih operacija
- Memorija: apsolutno i indeksno adresiranje
- Upravljanje: bezuvjetno grananje, pozivi procedura, uvjetna grananja (ispitivanja: nula, pozitivan, negativan); sustavni pozivi; izravno i indeksirano adresiranje

Na veličinu instrukcije utječu:

- Broj instrukcija, odnosno operanada
- Broj registara
- Veličina memorije
- Složenost upravljačke strukture

Primjer:

ako uzmemo 16 bitova za podatke, odnosno instrukciju

- za 16 instrukcija → 4 bita za operacijski kod.
- ostaje 12 bitova za operande (potrebna su 3 registra za ALU instrukcije; npr: $\text{ADD Rd} \leftarrow \text{Rs1, Rs2}$) ⇒ maksimalno 4 bita za broj registra (16 registara)

U obzir treba uzeti i budući razvoj:

- Dodavanje novih instrukcija
- Povećanje broja registara
- Pojednostavljenje pristupa memoriji

SRISC ima osam različitih oblika (formata) instrukcija.

Instrukcije za pristup memoriji

- Load
- Store
- 3 načina adresiranja: Direct Indexed Immediate

Instrukcije za pristup memoriji (load i store tip instrukcija)

- *load* i *store* **jedine** su instrukcije za dohvat i pohranu operanada iz/u memorije (i):

4 *load* instrukcije: *ld*, *ldr*, *la*, *lar*


2 *store* instrukcije: *st*, *str*

load: /mnemonik *ld*/



- puni registar određen 5-bitnim poljem *ra* (1. format instrukcije)
- adresa izvorišta određena je 17-bitnom vrijednosti u polju *c2*
- polje *rb* ima dvostruku ulogu:
 1. Ako je $rb = 0$ (00000_2) tada ($rb = 0$) služi kao "signal" upravljačkoj jedinici da je adresa memorijske lokacije (izvorišta) **vrijednost *c2*** koja se pretvara u 32-bitnu i to **širenjem bita predznaka** (engl. **sign-extended**)

Širenje bita predznaka



Primjeri instrukcija *load* i *store*.

Instrukcija	op	ra	rb	c1	Komentar	Način adresiranja
<i>ld</i> r1, 32	1	1	0	32	$R[1] + M[32]$	Izravno
<i>ld</i> r22, 24(r4)	1	22	4	24	$R[22] + M[24 + R[4]]$	Pomaknuće
<i>st</i> r4, 0(r9)	3	4	9	0	$M[R[9]] + R[4]$	Reg. indirektno
<i>la</i> r7, 32	5	7	0	32	$R[7] + 32$	Usputni
<i>ldr</i> r12, -48	2	12	-	-48	$R[12] + M[PC - 48]$	Relativno
<i>lar</i> r3, 0	6	3	-	0	$R[3] + PC$	Registar

Aritmetičke i logičke instrukcije

- Moguće pisati bilo koji logički izraz
- Moguće je učiniti bilo koje aritmetičko računanje
- Dva načina adresiranja: Immediate, Direct

Aritmetičke i logičke instrukcije

- Instrukcije s jednim operandom

- Koriste 3. format instrukcije:




neg ra, rc ; $R[ra] = -R[rc]$ / dvojni komplement/

not ra, rc ; $R[ra] = \overline{R[rc]}$ /jedinični komplement/

- ALU instrukcije (binarne operacije)

- koriste 6. format instrukcije (troadresni!):



add ra, rb, rc ; $R[ra] = R[rb] + R[rc]$

sub ra, rb, rc ; $R[ra] = R[rb] - R[rc]$

and ra, rb, rc ; $R[ra] = R[rb] \wedge R[rc]$

or ra, rb, rc ; $R[ra] = R[rb] \vee R[rc]$

Upravljačke instrukcije

- Bezuvjetno grananje
- Uvjetno grananje
- Poziv procedure i povratak
- Sistemski poziv


Bitovi uvjeta:

- 1-bitni registri za uvjetna grananja
- N (Negativno), P (Pozitivno), Z (Nula)

Instrukcije grananja

br i *brl*

Instrukcije koriste 4. i 5. format:



Instrukcija *br* se izvodi tako da se mijenja sadržaj PC s ciljnom adresom

Primjer:

brl ra, rc, c3 ; R[ra] ← PC i granaj na ciljnu
; adresu određenu s R[rb] ako je
; zadovoljen uvjet c3

Mješovite instrukcije

nop ; ne čini ništa

stop ; zaustavi stroj

